

LUCRAREA 2

CIRCUITUL Z-80 PIO (PARALLEL INPUT OUTPUT)

1. OBIECTUL LUCRĂRII

Lucrarea își propune studierea circuitului Z-80 PIO, precum și realizarea de aplicații cu acest circuit.

2. BREVIAR TEORETIC

Circuitul PIO-Z80 face parte din familia circuitelor I/O ale microprocesorului Z-80 și este destinat conectării echipamentelor periferice cu interfețe paralele, la unități centrale realizate cu microprocesoare Z-80. Pe de altă parte, el asigură generarea și preluarea de semnale digitale către și din exteriorul microsistemului. În acest sens, circuitul Z-80 PIO prezintă două **porturi** I/O (regiștri de tip paralel) de câte 8 biți fiecare, concepute să lucreze independent:

portul A - care poate fi programat în 4 moduri de lucru;


portul B - care poate fi programat în 3 moduri de lucru.

Fiecare port are asociate două semnale, READY și STROBE, ce pot fi folosite pentru a asigura controlul unui protocol pentru transferul datelor către și de la portul paralel (transfer de tip handshaking).

Cele 4 moduri de lucru sunt:

- Modul 0** - definit ca ieșire pe octet;
- Modul 1** - definit ca intrare pe octet;
- Modul 2** - definit ca intrare / ieșire pe octet;
- Modul 3** - definit ca intrare / ieșire pe bit.

Structura și schema bloc a circuitului Z-80 PIO



Descrierea conexiunilor externe

Circuitul Z-80 PIO este realizat într-o capsulă cu 40 pini (conexiuni externe), fiind alimentat de la o singură sursă de +5V (rămân activi 38 pini).

Circuitul ocupă 4 adrese în spațiul adreselor de I/O ale microprocesorului, câte două pentru fiecare port (o adresă de comenzi și o adresă de date). Circuitul se poate conecta direct la magistralele unui microsistem cu microprocesor Z-80, fără a mai fi necesară o logică suplimentară.

Semnalele circuitului se pot grupa în:

- semnale pentru conectarea la magistralele microsistemului;
- liniile magistralei de date;
- semnalele de comandă;
- semnalele pentru logică de întreruperi;
- semnale accesibile utilizatorului;
- liniile portului A;
- liniile portului B.

a) Liniile magistralei de date

$D_0 \div D_7$ - *Data Bus*. Sunt linii cu caracter bidirecțional (informațiile se pot transmite pe aceste linii în ambele sensuri - către și de la microprocesor). Etajele de ieșire ale acestor linii sunt prevăzute cu bufferi three-state, ce permit cuplarea la magistrala de date. Prin intermediul magistralei de date se realizează transferul datelor și comenzilor între UC (μP) și Z-80 PIO.


b) Semnalele de comanda a circuitului

$\overline{CS}$ - *Chip Select*. Intrare activă pe '0'-logic, ce provine de la o logică de decodificare și selecție, proiectată astfel încât să activeze acest semnal pentru cele patru adrese valide ale circuitului. În blocul de decodificare intervin semnale din magistrala de adrese (ocmp-ul acestuia, de regula liniile $A_2 \div A_7$).

$\overline{M1}$ - *Machine Cycle One* - primul ciclu-mașină. Intrare activă pe '0'-logic, care provine de la ieșirea cu același nume a UC-ului Z-80 (μP). Acest semnal este folosit pentru a realiza sincronizarea în funcționare între microprocesor și circuitul Z-80 PIO.

Circuitul nu dispune de semnal de tip RESET hardware. De aceea, proiectanții au dotat această intrare ($\overline{M1}$), cu posibilitatea acceptării inițializării circuitului. Astfel, o activare a acestei intrări neînsoțită de activarea semnalelor RD sau IORQ este "înțeleasă" de circuitul PIO ca reprezentând o inițializare hardware.

În vederea asigurării resetului, între microprocesor și circuitul PIO, proiectantul trebuie să realizeze următoarea conexiune:



Studiind ciclurile de funcționare ale microprocesorului se constată că nu există situații în care $\overline{M1}$ să se activeze neînsoțit de un alt semnal. De fapt, există două situații în care are loc activarea lui $\overline{M1}$:

$\overline{M1} + RD \Rightarrow$ ciclu de extragere a codului instrucțiunii din memorie (fetch);

$\overline{M1} + \overline{IORQ} \Rightarrow$ ciclu de achitare a întreruperii.

Acest aspect a stat la baza utilizării intrării $\overline{M1}$ a circuitului PIO, pentru asigurarea inițializării hardware. Astfel, un semnal de tip RESET ce se aplică procesorului provoacă inițializarea, situație în care toate celelalte semnale emise de către acesta rămân inactice (în “1”-logic). Dar, semnalul de inițializare se aplică și circuitului PIO, prin intermediul porții ȘI (din figura anterioară), pe intrarea M1. Logică internă a circuitului PIO detectează activarea intrării M1, neînsoțită de un alt semnal, situație diferită de activarea normală, care provoacă resetarea.

$\overline{IORQ}$ - *Input/Output Request* - cerere lucru cu portul de intrare/ieșire. Intrare activă ‘0’-logic, care provine de la ieșirea cu același nume a UC Z-80 (μP). $\overline{IORQ}$ este folosit în conjuncție cu $\overline{B/A}$, $\overline{C/D}$, $\overline{CS}$ și $\overline{RD}$ pentru transferarea informațiilor între Z-80 (CPU) și Z-80 PIO. Când $\overline{IORQ}$ și $\overline{CS}$ sunt active, iar $\overline{RD}$ inactiv, portul adresat de $\overline{B/A}$ este scris cu o informație de date sau control (provenită de la CPU) după cum este specificat de $\overline{C/D}$. Când $\overline{IORQ}$, $\overline{CS}$ și $\overline{RD}$ sunt active, portul adresat de $\overline{B/A}$ transferă data în CPU (operația de citire).

$\overline{RD}$ - *Read Cycle Status* - ciclu de citire. Intrare activă pe ‘0’-logic. Provine de la ieșirea cu același nume a UC Z-80 (μP). Semnalul este utilizat împreună cu $\overline{B/A}$, $\overline{C/D}$, $\overline{IORQ}$ și CE în operațiile de transfer al datelor de la PIO la UC.

Φ - Ceasul procesorului. Intrare ce asigură sincronizarea cu activitatea procesorului

$\overline{B/A}$ - *Port B Or A Select* - selecție port A sau B. Intrare care selectează portul cu care UC lucrează :

- $\overline{B/A} = '1' \Rightarrow$ se lucrează cu portul B;
- $\overline{B/A} = '0' \Rightarrow$ se lucrează cu portul A.

$\overline{C/D}$ - *Control Or Data Select* - selecție comenzi sau date. Este o intrare prin care UC-ul precizează tipul informației ce se vehiculează pe magistrala de date între UC și PIO :

1)

$A_1 = \overline{B/A}$	$A_0 = \overline{C/D}$	Semnificație
0	0	Adresa de date port A
0	1	Adresa de comenzi port A
1	0	Adresa de date port B
1	1	Adresa de comenzi port B

2)

$A_0 = \overline{B/A}$	$A_1 = \overline{C/D}$	Semnificație
0	0	Adresa de date port A
1	0	Adresa de date port B
0	1	Adresa de comenzi port A
1	1	Adresa de comenzi port B

- $\overline{C/\overline{D}} = '0' \Rightarrow$ informația este o dată propriu-zisă, fie transmisă de la UC către portul selectat (în vederea apariției acestei informații la liniile de date ale portului), fie data citită de către UC de la port (informație logică preluată de la liniile portului).
- $\overline{C/\overline{D}} = '1' \Rightarrow$ se transmite o informație de comandă de la UC către portul selectat, sau se preia o informație de stare de la acest port către UC.

OBSERVAȚIE Ultimele două semnale provin din magistrala de adrese a microsistemului, de la liniile cel mai puțin semnificative A_0 și A_1 . Sunt posibile 2 moduri de conectare (fiecare port având o adresă de comenzi și una de date):

c) Semnalele pentru logica de întreruperi


$\overline{INT}$ - *Interrupt Request* - cerere de întrerupere. Ieșire de tip drenă-în-gol, activă "0"-logic, unică pentru întreg circuitul. Mai multe ieșiri similare vor putea fi conectate în paralel, fiind necesară și plasarea unei rezistențe externe către sursa de alimentare (pentru asigurarea polarizării).

IEI - *Interrupt Enable In* - intrare de validare a întreruperii, activă '1'-logic. O condiție necesară pentru ca circuitul să genereze întreruperi este ca $IEI = '1'$ -logic.

IEO - *Interrupt Enable Out* - ieșire pentru validarea întreruperilor. Este '1'-logic când $IEI = '1'$ și circuitul PIO nu a generat o cerere de întrerupere în vederea tratării de către procesor.

OBSERVAȚIE Semnalele de mai sus sunt similare și au aceleași semnificații cu cele prezentate la circuitul Z-80 CTC. Toate precizările făcute acolo rămân valabile.

Exemplu pentru conectarea într-un lanț de priorități a acestor circuite:



Primul circuit așezat în lanțul de priorități are intrarea IEI în '1' (+Vcc) primind prioritate maximă. În continuare, lanțul se formează prin legarea ieșirii IEO de la circuitul cu prioritate maximă, la intrarea IEI a circuitului având nivelul următor de prioritate ș.a.m.d. În momentul în care un circuit cu grad mare de prioritate generează o cerere de întrerupere către microprocesor, propria lui ieșire IEO trece în '0'-logic. Astfel, următorul circuit din lanțul de priorități va fi inhibat să genereze întreruperi. La rândul lui va avea ieșirea IEO în '0'-logic blocând următorul circuit. Dacă în timpul unei întreruperi generate de un circuit I/O, un circuit cu grad mai mare de

prioritate generează întrerupere, microprocesorul trece la tratarea ultimei întreruperi revenind la tratarea cererii anterioare după terminarea cererii prioritare.

d) Liniile porturilor A și B

$PA_0 \div PA_7$ - Port A

$PB_0 \div PB_7$ - Port B

Sunt linii de date propriu-zise ale celor două porturi. În urma inițializării hard a circuitului, aceste linii trec în starea de înaltă impedanță. În funcție de modul de lucru al portului respectiv pot fi intrări, ieșiri sau pot avea caracter bidirecțional.

ARDY, BRDY - Port A/B Ready - datele la portul A/B pregatite.

ASTB, BSTB - Port A/B Strobe Pulse From Peripheral Device - impuls de eșantionare de la periferic pentru portul A/B.

Sunt semnale care asigură un protocol de tip handshaking pentru comunicația paralelă între port și un echipament extern.

Semnificația semnalului ARDY depinde de modul de operare selectat pentru portul A după cum urmează:

Modul 0 (ieșire pe octet). ARDY se activează indicând faptul că registrul de ieșire al portului A a fost încărcat cu o dată și respectiva informație a apărut pe liniile portului, fiind pregătită pentru transfer către dispozitivul periferic.

Modul 1 (intrare pe octet). Acest semnal este activ când registrul de intrare al portului A este gol și gata să accepte date de la dispozitivul periferic.

Modul 2 (bidirecțional pe octet). ARDY este activ când data este disponibilă în registrul de ieșire al portului A pentru transferul către un dispozitiv periferic. În acest mod, data nu este plasată pe magistrala de date a portului A fără ca semnalul ASTB să fie activ.

Modul 3 (bidirecțional la nivel de bit). Semnalul este dezactivat și adus în stare "low".

Semnalul BRDY este similar cu semnalul ARDY, exceptând cazul portului A lucrând în modul 2, situație în care semnalul BRDY este "high" când registrul de intrare al portului A este gol și gata să accepte date de la dispozitivul periferic.

Semnificația semnalului ASTB (strobe) depinde de modul de operare selectat pentru portul A astfel:

Modul 0 (ieșire pe octet). Apariția frontului pozitiv a semnalului ASTB indică faptul că perifericul a recepționat datele.

Modul 1 (intrare pe octet). Impulsul de tip strobe generat de periferic semnalizează circuitului PIO să încarce data de la periferic în registrul de intrare al portului A. Data este încărcată în PIO când acest semnal este activ.

Modul 2 (bidirecțional pe octet). Când semnalul ASTB este activ, data din registrul de ieșire al portului A este transmisă pe liniile portului A. Frontul pozitiv al semnalului strobe atenționează recepția datelor.

Modul 3 (bidirecțional la nivel de bit). Impulsul strobe este inhibat intern.

Semnalul BSTB este similar cu semnalul ASTB, exceptând faptul că în modul bidirecțional al portului A, acest semnal eșantionează data de la dispozitivul periferic memorând-o în registrul de intrare al portului A.

Prezentarea modurilor de lucru

- Modul 0 - ieşire pe octet - în acest mod pot lucra ambele porturi;
- Modul 1 - intrare pe octet - în acest mod pot lucra ambele porturi;
- Modul 2 - bidirecţional pe octet - în acest mod poate lucra doar portul A;
- Modul 3 - bidirecţional la nivel de bit - în acest mod pot lucra ambele porturi.


MODUL 0

În acest mod, circuitul poate să lucreze fie conectat cu un port similar care acceptă datele emise, controlul protocolului fiind asigurat de semnalele de tip handshaking, fie se pot emite doar comenzi digitale pe liniile de date propriu-zise. Este posibil să se genereze întreruperi la procesor de către port, dar numai ca urmare a lucrului cu protocol de comunicaţie (de tip handshaking).

În acest mod se poate lucra cu sau fără întreruperi. Generarea unei întreruperi la lucrul în întreruperi se face ca urmare a activării semnalului STB. La lucrul fără întreruperi, datele scrise de microprocesor în portul respectiv apar la ieşirile acestuia, portul fiind prevăzut pe ieşiri cu latch-uri. În această situaţie se impune folosirea semnalelor RDY şi STB.

Un ciclu de ieşire (vezi figura următoare) este întotdeauna startat prin execuţia unei instrucţiuni de scriere a datelor de către UC în portul selectat al circuitului PIO.

Formele de undă cu caracter funcţional sunt următoarele :



WR^* - semnal sintetizat în interiorul circuitului , identic cu semnalul WR emis de microprocesor;

$WR^* = RD \bullet CS \bullet IORQ \bullet M1$ (circuitul Z-80 PIO nu dispune de un pin de tip WR !!!)

Secvenţa de mai sus prezintă în prima fază, o scriere de date în portul selectat. Semnalul WR^* sintetizat intern, provoacă memorarea datei de pe magistrala de date, în registrul port de ieşire selectat. Semnalul RDY se activează la primul front căzător al semnalului Φ , de după


WR*, indicând circuitului receptor faptul că s-au emis date valide. Circuitul receptor trebuie să preia aceste date și să răspundă prin activarea semnalului STB.

Semnalul RDY se anulează la primul front căzător al lui Φ de după dezactivarea lui $\overline{\text{STB}}$. Tot acum se generează și o cerere de întrerupere către procesor, ce atenționează asupra terminării ciclului de comunicație, în vederea reluării.

MODUL 1

În acest mod, portul primește date din exterior. Este posibil lucrul cu semnale ce asigură protocolul handshaking, caz în care se pot genera întreruperi către microprocesor sau fără intervenția acestor semnale, simpla citire a datelor din portul selectat realizând preluarea informației logice existente în momentul respectiv pe linii.

În formele de undă de mai jos este prezentată primirea unor date de către port. Datele sunt validate prin recepționarea semnalului STB activ. Când semnalul STB trece din 'low' în 'high', data este memorată în registru port de intrare selectat. Următorul front crescător al semnalului STB activează semnalul INT, dacă bitul validare întrerupere (bitul 7 din cuvântul de comandă întreruperi) a fost setat, iar dispozitivul are prioritatea cea mai mare în lanțul de ierarhizare a priorităților la întreruperi, în raport de celelalte circuite care au generat cereri de întrerupere. Prin această cerere de întrerupere se semnalizează procesorului, primirea unor date în vederea citirii acestora. Semnalul RDY este înaintea primirii semnalului STB, în '1', semnalizând astfel circuitului emițător posibilitatea acceptării datelor. Acest semnal trece în '0', blocând primirea altor date, odata cu primul front căzător al lui Φ de după dezactivarea lui STB.



$$\overline{\text{RD}}^* = \overline{\text{RD}} \cdot \overline{\text{CS}} \cdot \overline{\text{IORQ}} \cdot \overline{\text{M1}}$$

În final se pregătește și secvența de citire, secvența însoțită de reactivarea lui RDY odată cu primul front căzător al lui Φ de după dezactivarea lui RD*. Această reactivare invită emițătorul să transmită alte date.


În acest mod se poate lucra și fără semnalele ce asigură protocolul de tip handshaking și deci fără întreruperi. În această situație, o operație de citire efectuată de microprocesor va prelua datele aflate în momentul respectiv pe liniile de intrare ale portului.

MODUL 2

În acest mod de lucru (bidirecțional) lucrează doar portul A împreună cu cele 4 semnale de control (două de la portul A și două de la portul B). Semnalele de la portul A gestionează emisia, cele de la portul B gestionează recepția, conform formelor de undă desenate pentru modul 0 și modul 1. Dacă portul A este programat să lucreze în modul 2, portul B poate fi programat în modul 3 (mod ce nu folosește semnale de tip handshaking).

Pentru emisie, acțiunile se desfășoară conform modului 0 de lucru, controlul fiind asigurat de $\overline{\text{ARDY}}$ și $\overline{\text{ASTB}}$. La recepție, evenimentele se desfășoară conform modului 1, controlul fiind asigurat de $\overline{\text{BSTB}}$ și $\overline{\text{BRDY}}$.

La lucrul în întreruperi, se folosește vectorul de întrerupere al portului A la o transmisie pe portul A, iar la recepția pe portul A se utilizează vectorul de întrerupere al portului B.



MODUL 3

În acest mod de lucru nu se utilizează semnalele de control de tip handshaking, procesorul putând să execute în orice moment operații de scriere sau citire în/din porturile circuitului PIO.

În modul 3, liniile portului pot fi programate individual să lucreze ca intrări și, respectiv, ieșiri. Schimbarea direcționalității liniilor se poate face doar printr-o reprogramare a circuitului.

Cererile de întreruperi se pot emite și în acest mod, dar numai ca urmare directă a schimbărilor ce se petrec pe liniile de date ale portului fie pe liniile configurate ca intrări, fie pe cele configurate ca ieșiri. În toate celelalte moduri de lucru, întreruperile sunt generate ca urmare a schimbării stărilor semnalelor de control de tip handshaking.


Programarea în modul 3 prezintă următoarele opțiuni pentru utilizator:

- mascarea liniilor portului ce nu vor genera întreruperi;
- alegerea palierului activ pentru semnalele ce generează întreruperi;
- posibilitatea conectării prin funcție logică “ȘI” respectiv “SAU” pentru liniile portului ce vor genera întreruperi.

În modul 3, o întrerupere se poate genera către microprocesor prin schimbarea stării unei linii de date sau a unui grup de linii de date a portului.

La scriere, datele sunt memorate în registrul de ieșire după o desfășurare în timp ca în modul 0.

În figura următoare este dată derularea în timp a unei operații de citire a unui port programat să lucreze în modul 3. Octetul citit de către procesor va fi compus din biți aparținând registrului de ieșire, pentru liniile desemnate ieșiri și, respectiv, din biți aparținând registrului de intrare, pentru liniile configurate intrări.



Registrul de intrare va conține datele prezente pe liniile de date ale portului (magistrala portului) înaintea frontului negativ al semnalului RD. În figura de mai sus, procesorul va citi "DATE 1", informații ce au generat întreruperea și nu "DATE 2".

O întrerupere va fi generată doar dacă mecanismul de întreruperi corespunzător portului respectiv a fost activat și informația de pe liniile de date ale portului satisface condiția logică de generare. Pentru ca același port să genereze o nouă întrerupere, condiția care a generat întreruperea trebuie să devină falsă și apoi din nou adevărată. Liniile de date ale portului definite

ca ieșiri pot contribui la condiția logică ce generează întreruperea dacă pozițiile lor nu sunt mascate.

Programarea circuitului

Programarea se face individual pe fiecare port prin trimiterea de către procesor, pe adresa de comenzi a portului respectiv, a unor cuvinte de comandă.

Se generează mai întâi cuvântul de mod.

Formatul **cuvântului de mod** este următorul :

M1	M0	X	X	1	1	1	1
D7	D6	D5	D4	D3	D2	D1	D0

Acest cuvânt de comandă selectează modul de operare al portului. El poate fi scris în orice moment.

Cei mai semnificativi biți M1 și M0 stabilesc modul de lucru:

M1	M0	MODUL
0	0	0 - ieșire octet
0	1	1 - intrare octet
1	0	2 - bidirecțional octet
1	1	3 - bidirecțional pe bit

Biții D0 ÷ D3 sunt în permanență în '1', iar D4, D5 sunt ignorați, putând lua orice valoare.

Dacă se selectează modul 3 este necesară transmiterea unui cuvânt care definește liniile portului ca intrări sau ieșiri.

Formatul **cuvântului ce indică direcționalitatea liniilor** este următorul :

I/O7	I/O6	I/O5	I/O4	I/O7	I/O6	I/O5	I/O4
D7	D6	D5	D4	D3	D2	D1	D0

I/O_i = '1' definește linia 'i' a portului ca intrare;

I/O_i = '0' definește linia 'i' a portului ca ieșire.

Dacă se lucrează în întreruperi (în orice mod de lucru) este necesară trimiterea unui **cuvânt de comandă pentru întreruperi** cu următorul format:

Validare întreruperi	ȘI/SAU	'1'/'0'	Urmează măștile	0	1	1	1
D7	D6	D5	D4	D3	D2	D1	D0

D7 - validare întreruperi - dacă D7='1' portul respectiv este validat să lucreze în întreruperi ; dacă o întrerupere apare în timp ce se transmite cuvântul de comanda întreruperi cu D7=0 ea va fi memorată intern în PIO și transmisă către UC după revalidare cu D7=1.

D6, D5, D4 au semnificație doar dacă s-a ales anterior modul 3 de lucru, astfel:

D6 - definește funcția logică ce leagă liniile portului care conduce la generarea întreruperii "1" - ȘI, iar "0" - SAU

D5 - alege palierul activ pentru liniile portului "1" - High, iar "0" - Low.

D4 - indică, dacă este în "1", faptul că va urma un octet ce precizează măștile portului. Poziționarea în "1" - logic a lui D4 conduce la ștergerea unei eventuale întreruperi în așteptare.

La lucrul în întreruperi în modul 3, liniile care nu vor putea să genereze întreruperi se inhibă folosind un **cuvânt de măști** cu următorul format :

M7	M6	M5	M4	M3	M2	M1	M0
D7	D6	D5	D4	D3	D2	D1	D0

Cuvântul trebuie generat dacă bitul D4 al cuvântului de control al întreruperilor este în '1'.

$M_i = '0'$ - fără mască - linia poate genera întreruperi ;

$M_i = '1'$ - cu mască - linia nu poate genera întreruperi.

Bitul de validare a întreruperilor unui port poate fi pus pe "1" sau în "0" separat, fără a modifica acțiunea cuvântului precedent de comandă pentru întreruperi, prin transmiterea unui **cuvânt de dezactivare a întreruperii** care are următoarea formă:

Validare întrerupere	X	X	X	0	0	1	1
D7	D6	D5	D4	D3	D2	D1	D0

Această comandă este asincronă cu generarea întreruperii de către port, generare care poate să apară chiar pe timpul cât procesorul transmite octetul de invalidare la PIO; portul generează o întrerupere către UC, dar vectorul de întrerupere nu se mai transmite pe durata ciclului de achitare datorită comenzii de invalidare. Ca rezultat va apărea o eroare de program. Pentru a rezolva această situație, programatorul trebuie să invalideze temporar întreruperile pe durata transmiterii comenzii spre Z-80 PIO, ca în secvența de mai jos:

```

....
LD A,03h          ; Încărcare A cu comanda de invalidare
DI                ; Invalidare întreruperi UC
OUT (PIO),A       ; Transmitere comandă către PIO
EI                ; Validare întreruperi UC
.....

```

Formatul **vectorului de întrerupere**:


V7	V6	V5	V4	V3	V2	V1	0
D7	D6	D5	D4	D3	D2	D1	D0

Fiecare port își are propriul vector de întrerupere ce trebuie înscris de către procesor.

Z-80 PIO a fost proiectat să lucreze conform modului 2 de tratare a întreruperilor pentru μP Z80. Acest mod impune ca dispozitivul care întrerupe să genereze un vector de întrerupere, utilizat apoi de UC ca octet mai puțin semnificativ al adresei de memorie de unde se va citi adresa subrutinei de serviciu. Vectorul de întrerupere dorit se încarcă în PIO, prin scrierea în portul ales a unui cuvânt de comandă ce are bitul D0=0, aceasta semnificând circuitului Z-80 PIO ca octetul respectiv este un vector de întrerupere și deci ca biții V7÷V1 trebuie încărcăți în registrul intern corespunzător.

La un ciclu de achitare întrerupere, vectorul va apare pe magistrala de date, la fel ca mai sus, cu bitul cel mai puțin semnificativ în "0" (adresele de început ale subrutinelor de tratare a întreruperilor vor trebui plasate întotdeauna la adrese pare).

Modul 2 de tratare a întreruperilor mascabile folosit de μP Z80



Fiecare circuit periferic își are propriul vector de întrerupere. Registrul I al procesorului rămâne nemodificat pe timpul întreruperilor generate în sistem. Astfel, toate cererile de întreruperi pot fi concentrate din punct de vedere al prezentării adreselor subrutinelor de tratare, într-o tabelă unică numită *tabela vectorilor de întrerupere*. O întrerupere dispune în acest tabel de două locații, în care se scriu ocmps-ul urmat de ocms-ul adresei de memorie a subrutinei ce va trata întreruperea respectivă. La lucrul cu întreruperi, sarcina programatorului constă în scrierea registrului I al μP , scrierea registrului V al circuitului periferic, completarea corectă a tabelii vectorilor de întrerupere cu adresele subrutinelor de tratare și scrierea propriu-zisă a subrutinei de tratare.

În tabela vectorilor de întrerupere, pentru circuitul PIO, se rezervă o zonă de 2 octeți - câte unul pentru fiecare canal. Întotdeauna zona începe de la o adresă pară (cu ultimul bit în '0'-logic).

3. PROBLEME REZOLVATE

a) Se consideră un circuit Z-80 PIO, plasat la adresa de bază 30h în spațiul de adrese I/O al unui microsistem cu microprocesor Z-80. Circuitul Z-80 PIO are B/A conectat la A0 și, respectiv, C/D la A1, în magistrala de adrese a microsistemului. Se cere realizarea unui program prin care să se genereze un semnal oscilatoriu TTL de frecvență maxim posibilă pe linia PB1 de la portul B. Circuitul PIO se consideră inițial neprogramat.

Soluție

Generarea semnalului oscilatoriu TTL presupune transmiterea succesiv de semnale "1"-logic și "0"-logic pe linia PB1 a portului B. Frecvența maximă a semnalului va fi dată de viteza de schimbare a acestei informații logice. Dar, acest lucru se obține prin derularea instrucțiunilor în cadrul programului de acționare. Găsirea celei mai scurte secvențe de instrucțiuni oferă și cea mai mare frecvență a semnalului generat.

Din enunțul problemei rezultă următoarea "hartă" de adrese pentru circuit:

30h - adresa de date a portului A;

31h - adresa de date a portului B;

32h - adresa de comenzi a portului A;

33h - adresa de comenzi a portului B.

Pentru a putea genera semnalul propus este necesar să programăm circuitul în modul 0 (ieșire pe octet, dar fără a folosi semnalele pentru asigurarea protocolului transmisiei) sau în modul 3 (bidirecțional la nivel de bit, cu linia PB1 direcționată ca ieșire).

Pentru lucrul în modul 0, formatul octetului ce asigură programarea este: 0 0 0 0 1 1 1 1 (în binar) sau 0Fh (în hexazecimal). Acest octet trebuie transmis pe adresa de comenzi a portului B. Simbolic acest lucru se scrie: (33h) ← 0Fh.

Pentru lucrul în modul 3, formatul octetului prin care portul B al circuitului PIO se programează este : 1 1 0 0 1 1 1 1 (binar) sau 0CFh (hexazecimal). În plus, este necesară trimiterea unui octet prin care să se precizeze direcționalitatea liniilor portului. Pentru acest octet, în condițiile problemei, singura cerință este ca bitul al doilea să fie "0"-logic (ieșire). Vom considera acest octet 00h (toate liniile portului - ieșiri). Cei doi octeți trebuie trimiși la adresa de comenzi a portului B.

Simbolic :

(33h) ← 0CFh

(33h) ← 00h

Lucrând în modul 0, generarea formei de undă propuse se poate face prin trimiterea succesivă a octeților 00h și, respectiv, 02h pe adresa de date a portului B. În aceste condiții, celelalte linii ale portului B rămân în starea "0"-logic.

Dacă lucrăm în modul 3, forma de undă se poate obține prin trimiterea acelorași octeți pe adresa de date a portului B.

Simbolic:

(31h) ← 00h

(31h) ← 02h

Repetitivitatea formei de undă se obține prin reluarea trimiterii celor doi octeți.

În limbaj de asamblare, programul are următoarea formă (portul B lucrând în modul 0):

	.ORG 100h	100h: 3Eh 0Fh
start:	LD A,0Fh	102h: D3h 33h
	OUT (33h),A	104h: 3Eh 02h
et1:	LD A,02h	106h: D3h 31h
	OUT (31h),A	108h: 3Eh 00h
	LD A,00h	10Ah: D3h 31h
	OUT (31h),A	10Ch: C3h 04h
	JP et1	
	.END	


Dacă se lucrează în modul 3, în limbaj de asamblare se obține:

	.ORG 100h	100h: 3Eh CFh
start:	LD A,0CFh	102h: D3h 33h
	OUT (33h),A	104h: 3Eh 00h
	LD A,00h	106h: D3h 33h
	OUT (33h),A	108h: 3Eh 02h
et1:	LD A,02h	10Ah: 3Eh 31h
	OUT (31h),A	10Ch: 3Eh 00h
	LD A,00h	10Eh: D3h 31h
	OUT (31h),A	110h: C3h 08h 01h
	JP et1	
	.END	

b) (aplicație practică) Se consideră un circuit Z-80 PIO conectat la adresa de bază 00h în spațiul de adrese I/O al unui microsistem cu microprocesor Z-80. Pentru acest circuit, intrarea B/A este conectată la A1, respectiv, C/D la linia de adrese A0 din magistrala de adrese a microsistemului. Pe linia PA2 a acestui circuit este conectată o tastă, iar pe linia PA0, un led (eventual, utilizând un amplificator și o rezistență de limitare a curentului). Se cere realizarea unui program care să sesizeze apăsarea tastei și, corespunzător, să realizeze aprinderea și stingerea led-ului (la prima apăsare a tastei led-ul să se aprindă, la următoarea apăsare led-ul să se stingă s.a.m.d.). Se va ține seama de efectele parazite introduse de contactul tastei.

Soluție

Conectarea propriu-zisă a componentelor pentru enunțul problemei este prezentat în figura adiacentă:



În mod normal, apăsarea unei taste provoacă generarea de impulsuri parazite care pot afecta funcționarea corectă a sistemului în care se află. Numărul impulsurilor introduse este nedeterminabil. În schimb, se poate aprecia timpul cât durează acest proces tranzitoriu

(aproximativ 10 ms, în condițiile unei apăsări normale a tastei). În limba engleză, termenul folosit pentru acest timp este *debounce time*. Folosind temporizări adecvate se pot evita efectele parazite introduse la apăsarea tastei. Procedura de lucru constă în determinarea unui prim impuls apărut ca urmare a contactului făcut la tasta, așteptarea a 10 ms și reluarea testării tastei apăsate după scurgerea acestui interval de timp. În cazul în care se detectează menținerea contactului la tastă, decizia care se ia este “tastă apăsată” și se tratează în continuare. În caz contrar, se consideră ca inițial apărut un impuls parazit la apăsarea tastei (sau aceasta nu a fost apăsată ferm), iar decizia care se ia este “tastă neapăsată”.


În condițiile problemei propuse vom putea detecta apăsarea tastei aflate pe linia PA2 prin faptul că la apăsare semnalul de intrare devine “0” - logic. Pauza de 10 ms o vom realiza prin apelare unei subrutine de temporizare construită corespunzător.

Modul de lucru al portului A de la circuitul Z-80 PIO pentru această problemă este modul 3, portul B rămânând neprogramat. La programare, direcționalitatea liniilor portului va fi stabilită astfel încât PA2 să fie intrare, iar PA0 ieșire.

Adresele I/O folosite de circuitul Z-80 PIO care rezultă din enunț sunt:

- 00h - adrese de date a portului A;
- 01h - adresa de comenzi a portului A;
- 02h - adresa de date a portului B;
- 03h - adresa de comenzi a portului B.

Organigrama programului este următoarea:



Se constată față de precizările făcute anterior, relative la apăsarea tastei, că se realizează și o evitare a impulsurilor parazite care pot apare la relaxarea tastei. Procedura de evitare este similară, cu introducerea unui timp de așteptare de 10 ms, necesar acoperirii duratei regimului tranzitoriu care apare. La sfârșitul acestui timp, dacă tasta este găsită neapăsată, întregul program se reia. La sfârșitul testului de tastă apăsată, programul realizează complementarea valorii logice trimise pe ieșirea PA0, basculând astfel starea led-ului conectat.

În limbaj de asamblare programul se prezintă astfel:

	ORG 4000h	
start:	LD SP, 100h	100h: 31h 00h 01h
	LD A, FFh	103h: 3Eh FFh
	OUT (01h), A	105h: D3h 01h
	LD A, 04h	107h: 2Eh 04h
	OUT (01h), A	109h: D3h 01h
et1:	ÎN A, (00h)	10Bh: DBh 00h
	BIT 0, A	10Dh: CBh 47h
	JP Z, et1	10Fh: CAh 0Bh 01h
	CALL TEMP 10MS	112h: CDh 00h 41h
	ÎN A, (00h)	115h: DBh 00h
	BIT 0, A	117h: CBh 47h
	JP Z, et1	119h: CAh 0Bh 41h
	ÎN A, (00h)	11Ch: DBh 00h
	CPL	11Eh: 2Fh
	AND 01h	11Fh: E6h 01h
	OUT (00h), A	121h: D3h 00h
et2:	ÎN A, (00h)	123h: DBh 00h
	BIT 0, A	125h: CBh 47h
	JP NZ, et2	127h: C2h 23h 01h
	CALL TEMP 10MS	12Ah: CDh 00h 02h
	ÎN A, (00h)	12Dh: DBh 00h
	BIT 0, A	12Fh: CBh 47h
	JP NZ, et2	131h: C2h 23h 01h
	JP et1	134h: C3h 0Bh 01h
	;	
	;	
	;	
	.ORG 4100h	
TEMP 10MS:	LD B, 20h	200h: 06h 20h
et4:	LD C, 0ffh	202h: 0Eh 0FFh
et3:	DEC C	204h: 0Dh
	JP NZ, et3	205h: C2h 04h 02h
	DEC B	208h: 05h
	JP NZ, et4	209h: C2h 02h 02h
	RET	20Ch: C9h
	END	

(Evaluare laborator) Să se realizeze un program care, având circuitul periferic PIO configurat ca în problema de mai sus, având pe pinul PA0 conectat un LED și pe pinul PA2 conectat un buton și având în plus pe pinul PA1 conectat un al doilea LED realizează la fiecare apăsare a butonului aprinderea pe rând a celor două LED-uri.

Indicație: La aprinderea unui LED celălalt trebuie stins!

4. DESFĂȘURAREA LUCRĂRII

1. Se va citi și conspecta breviarul teoretic. Se atrage atenția asupra faptului că toate cunoștințele căpătate în acest laborator vor fi necesare și în derularea celorlalte lucrări.
2. Se vor studia problemele rezolvate, încercând găsirea altor posibilități de rezolvare.
3. Programele obiect ale problemelor rezolvate vor fi introduse în memoria microsistemelor existente în laborator (prin intermediul programului monitor) și se vor rula. Se va observa efectul rulării și buna lor execuție.
4. Se vor rezolva următoarele probleme propuse, urmărindu-se execuția corectă prin introducerea programelor obiect în memoria microsistemelor și rulare;
 - a). Se consideră un circuit Z-80 PIO conectat în spațiul de adrese I/O al unui microsistem cu microprocesor Z-80 la adresa de bază 50h, cu B/A conectat la A_0 , respectiv, C/D la A_1 . Se cere prezentarea unei soluții hardware și, respectiv, a unui program software pentru acționarea unei matrici de 5x7 LED-uri, astfel încât pe LED-urile matricii să apară cifra "5" de o manieră continuă privirii umane.
 - b). Se consideră un circuit Z-80 PIO, conectat în spațiul de adrese I/O al unui microsistem cu microprocesor Z-80, într-un mod similar problemei anterioare. Se cere realizarea unui program prin intermediul căruia pe linia PB_0 a acestui circuit să se obțină un semnal oscilatoriu TTL de frecvență maximă posibilă și având un factor de umplere 1/4.
 - c). Pe intrările PA_0 și PA_1 ale unui circuit Z-80 PIO, conectat similar problemei anterioare, se aplică din exterior, semnale digitale de tip TTL. Se cere realizarea unui program prin intermediul căruia pe linia PA_7 a acestui circuit să se genereze un semnal ce reprezintă funcția SAU-EXCLUSIV a celor două semnale anterioare, într-un mod care să țină seama de modificările instantanee ale intrărilor.
 - d). Folosind un circuit Z-80 PIO, conectat similar problemei anterioare, se cere realizarea unui program de emulare a funcționării unui bistabil de tip D. Se fac următoarele echivalări:
 - intrarea D a bistabilului la linia PA_0 de al PIO;
 - intrarea CLK a bistabilului la linia PA_1 de al PIO;
 - ieșirea Q a bistabilului la linia PA_6 de la PIO;
 - ieșirea $\overline{Q}$ a bistabilului la linia PA_7 de la PIO.
5. Se va răspunde la următoarele întrebări:
 - a). Cum se realizează resetul circuitului Z-80 PIO ?
 - b). Care este secvența de programare (ce cuvinte de comandă se transmit) pentru un canal al circuitului PIO ce lucrează în modul 3, în întreruperi de la 5 din cele 8 linii ale acestuia ?
 - c). Aceiași întrebare pentru un canal al circuitului PIO ce lucrează în întreruperi în modul 0 ?
 - d). În ce situație, lucrând în întreruperi, un canal al circuitului PIO poate lucra cu vectorul de întrerupere al celui alt canal ?
 - e). În condițiile soluției propuse la prima problema rezolvată, forma de undă ce se obține la ieșire are un factor de umplere de exact 1/2 ? Dacă nu, ce măsuri ar trebui luate pentru a se ajunge la acest factor de umplere ?
 - f). Pentru a doua problemă rezolvată, care este rolul amplificatorului prezent în cadrul schemei ?
 - g). Tot în condițiile soluției celei de-a doua probleme rezolvate, neintroducerea testului final pentru verificarea relaxării tastei, ce implicații ar aduce în execuția programului ?
 - h). Câte locații de stivă sunt ocupate la execuția programului celei de-a doua probleme rezolvate, care sunt aceste locații (adresele acestora) și în urma execuției, ce conținut prezintă ?
 - i). Indicați o altă modalitate prin care să se realizeze complementarea semnalului de pe linia PA_7 în cadrul celei de-a doua probleme rezolvate.
 - j). În condițiile întrebării anterioare, indicați o altă modalitate de testare a intrării PA_0 .